Intel這幾年雖然在制造工藝上步伐慢了很多,但是說起半導(dǎo)體前沿技術(shù)研究和儲備,Intel的實力仍是行業(yè)數(shù)一數(shù)二的。
在近日的國際超大規(guī)模集成電路會議上,Intel首席技術(shù)官、Intel實驗室總監(jiān)Mike Mayberry就暢談了未來的晶體管結(jié)構(gòu)研究,包括GAA環(huán)繞柵極、2D MBCFET多橋-通道場效應(yīng)管納米片結(jié)構(gòu),乃至最終擺脫CMOS。
FinFET立體晶體管是Intel 22nm、臺積電16nm、三星14nm工藝節(jié)點上引入的,仍在持續(xù)推進(jìn),而接下來最有希望的變革就是GAA環(huán)繞柵極結(jié)構(gòu),重新設(shè)計晶體管底層結(jié)構(gòu),而且可以做得很小(nanowire納米線),也可以做得很寬(nanosheet納米片)。
這方面比較高調(diào)的當(dāng)屬三星,早就宣布將在3nm工藝節(jié)點上應(yīng)用GAA結(jié)構(gòu)。臺積電、Intel則沒有公布或確定具體計劃。
在會議問答階段,有記者問起Mike Mayberry,納米線、納米帶(nanoribbon)結(jié)構(gòu)的晶體管何時能夠投入大規(guī)模量產(chǎn),他表示雖然沒有明確的路線圖,但粗略估計未來5年內(nèi)有戲。
根據(jù)早先公布的模糊路線圖,Intel未來將每兩年進(jìn)行一次工藝節(jié)點重大升級,而每一代工藝都會有+、++兩次優(yōu)化增強(qiáng),2021年是7nm,首發(fā)用于高性能計算GPU Ponte Vecchio,2023年預(yù)計進(jìn)入5nm并同時有7nm++,2025年轉(zhuǎn)入3nm并同時有5nm++。
按照Mike Mayberry給出的時間表,如果樂觀激進(jìn)的話,Intel有望在3nm工藝上應(yīng)用全新的納米結(jié)構(gòu)晶體管,或者慢一點的話到時候還是5nm。
他還展望了更遙遠(yuǎn)的未來,2030年前有望進(jìn)入神經(jīng)擬態(tài)(neuromorphic)的計算時代,而至于量子計算,可能要2030-2035年才能真正投入商用。
網(wǎng)站題目:Intel5年內(nèi)量產(chǎn)納米線/納米帶晶體管!搭檔3nm?
文章網(wǎng)址:http://www.rwnh.cn/article48/cgjcep.html
成都網(wǎng)站建設(shè)公司_創(chuàng)新互聯(lián),為您提供動態(tài)網(wǎng)站、手機(jī)網(wǎng)站建設(shè)、品牌網(wǎng)站制作、網(wǎng)站內(nèi)鏈、網(wǎng)站維護(hù)、網(wǎng)站制作
聲明:本網(wǎng)站發(fā)布的內(nèi)容(圖片、視頻和文字)以用戶投稿、用戶轉(zhuǎn)載內(nèi)容為主,如果涉及侵權(quán)請盡快告知,我們將會在第一時間刪除。文章觀點不代表本網(wǎng)站立場,如需處理請聯(lián)系客服。電話:028-86922220;郵箱:631063699@qq.com。內(nèi)容未經(jīng)允許不得轉(zhuǎn)載,或轉(zhuǎn)載時需注明來源: 創(chuàng)新互聯(lián)